This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT-
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

L5: 1 of 1

N

62-90974

Apr. 25, 1987 MANUFACTURE OF MOSFET

INVENTOR: SEIICHIRO KAWAMURA

ASSIGNEE: FUJITSU LTD APPL NO: 60-231947

DATE FILED: Oct. 16, 1985 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E543

ABS VOL NO: Vol. 11, No. 292_ ABS PUB DATE: Sep. 19, 1987

INT-CL: HOLL 29/78; HOLL 21/265; HOLL 29/60

ABSTRACT:

=>

PURPOSE: To readily manufacture MOSFET of LDD structure without using anisotropic RIE unit by thermally oxidizing under high pressure a phosphorus-doped polysilicon layer.

CONSTITUTION: A field oxide film 2 and a gate oxide film 3 are formed by a P-type silicon substrate 1, a phosphorus-doped polysilicon layers are laminated to form a gate electrode 4, and an N.sup. - type layer 5 is formed on source, drain regions. Then, high pressure thermal oxidation is applied to the substrate to form a thick oxide film 10 on the phosphorus-doped polysilicon layer of the gate electrode. A thin oxide film 11 is formed on the bulk silicon region of source, drain regions. The film 11 on the bulk silicon is removed by isotropic etching the substrate. At this time, an N.sup. -.sup.1 type layer 12 remains on the region masked with the film 10 remaining on the sidewall of the gate electrode.

⑩日本国特許庁(JP)

10 特許出顧公開

母公開特許公報(A)

昭62-90974

@Int CI.

砂出 四

进别記号

军士通铁式会社

厅内整理番号

❸公開 昭和62年(1987)4月25日

H 01 L 29/78 21/265 29/60

8422-5F 7738-5F

客査請求 未請求 発明の数 1 (全4頁)

毎発明の名称 MOSFETの製造方法

②特 版 昭60-231947 会出 题 昭60(1985)10月16日

图免明者 河村 这一郎

川崎市中原区上小田中1015番地 五土通妹式会社内

川崎市中原区上小田中1015香地

邳代 理 人 并理士 井桁 貞一

穷 寒 多

1. 足別の名称

MOSFETの製造方法

2. 特許請求の意理

多版(1)上にゲート酸化酸四、次いで角をドーナ せるボリシリコン層よりなるゲート電路(4)を形成 し、

次いで、各国のソース、ドレイン形皮技術を選択的に指出さしのた理、

境のイオン打込みを行い、更に高圧点数化により全部に数化数40mm。60を成基させる工程と、

市方性エッチングによりソース、ドレインのパルク・シリコン上の軟化酸のを放去する工程と、ソース等域の、ドレイン領域のに設定のイナン 打込みを行う工程を含むことを特徴とするMOS ドミエの製造方法。

3. 見可の辞書な異別 (復盟) MOSF8Tでチャネル生が近くなり、ナブミクロン領域となると、ホット・チャリヤ(Hot Carrier)効果の問題が起けられなくなるが、道常とDD(Lightly Doped Drafe)ほぼにより対象を行っている。本角質では高値な異方性で18項票を使用しないしDD認識によるMOSF8Tの製画方法を提明する。

(成果上の利用分野)

本名明は、集役区の高いMOSFETで用いるれるLDD保証のMOSFETの製造方法に同する。

無位区の向上にはってソース、ドレイン間のチャネル基にはや虹路化される傾向にあるが、チャネル基がリブミクロン領域となるとホット・キャリナ公型を無辺出来なくなる。特にロチャネルMOSFETで問題となる。

ホット・チャリア効果とは、ドレイン方向に何 かったチャリアがドレイン領法の高電界に否認さ れ光分なろエネルギーを得て、SIとSIO。の電

特局昭62-90974 (2)

位及立を乗り越えてゲート館化設内に注入される 現象であり、しまい値言圧、その他初至コンダク タンス特性の変化をもたらす。

その解決のためLDD様達のMOSFETが提及されているが、この構造はプロセスとして異方性RIBを使用することが必要であり、受信として再価なRIE独立を使用せずにLDD構造を形成する製造方法が整盟されている。

(従来の技術)

ホット・キャリア効果を改善するため、ゲート 設化費を取くしたり、ドレイン領域近後の接合邸 の電界を強くするため不被数の速度分布に扱い傾 録を停たせる方法等がとられる。

しりり保証は後者のドレイン領域近くの電界を ・吸和することを目的とした保証であって、その妻 遠方法を第2回により更に詳しく異明する。

第2図はに示すごとく、通常のホーMOSFE Tのプロセスと同様にしてり型を板1上にツイー ルド試化路2、ゲート数化酸3、ポリシリコンよ りなるゲート 主権 4 が形成された 否仮を用いる。 この状態に図に示すごとくほのイオン打込みに ようサース、ドレイン可域に先ず n・ 超 5 を形成 する。

次いて、CVD进により厚い数化超 6 を全面に成長させる。これを第 2 図母に示す。

上記の昔板にR(B注により異方性エッチング そ増える、異方性であるためゲート 登積 4 の何望 面の数化度 7 を残して試化度 6 は独去される。

これに再通尾の母素イオンの打込みを行ってソース環域8、ドレイン環域9を形成する。この法 履毛第2図()に示す。

景初の他のイオン打込みによって形成された。 ■ 5 は低速度であり、磁素のイオン打込み領域は 高速度で且の酸化酸での存在によってゲートで極 より性が離れた速速に形成される。

上記のごとく不能物の過度に差異を起けること によりドレイン近份環境の電界強度を要しく低下 させることが出来る。

(急男が解決しようとする問題点)

・上記に述べた、LDD構造によるホット・キャリキ効果対策は、その製造プロセスにしてRIB 注を買いていることである。

異方性のR「尼法は最近はドライ・エッチング 泣として使用が多くなっているが、設置は比較的 この低であり、量差性を考えたとき出来れば一般的 なる等方性エッチングで製作可能なることが望ま しい。

(周廷点を解決するための手段)

上記詞選点は下記の工程よりでる本発明の製造 方法によって解決される。

毎仮上にゲートは化設、次いで温をドープせる ボリシリコン窟を程度し、パターンニングにより ゲートで圧を形成する。

次いて、ソース、ドレイン環域をパターンニングによう高板を露出せしめた後、畑のイオン打込みを行い、更に両圧点数化によう会面に数化器を成長させる。

次いで、帯方性エッチングによりソース、ドレインのバルク・シリコン上の酸化酸を除去して、ソース、ドレイン可提に配置のイオン打込みを行うことによりドレイン可提近骨では不純物環底に傾呼が形成されて、世界労民を忍くすることが出来る。

(無用)

語をドープせるポリシリコン暦を高圧注意化させると、その登化歴の最厚は通常のパルク・シリコンの酸化暦の数学の4~5倍と大きくなる。

そのため、その後等方性エッチングを加えた場合でも、ゲートで低の便型面の数化器は殊存し、ソース、ドレイン領域のパルタ・シリコン面上の数化酸は除去出来る。

この結果、ゲート 14 医側壁面の酸化反応、最宏のイオン打込み時にはマスクとなって不秘物の事人環域に傾斜特性を形成することになる。

福間62-90974(3)

(皮造男) -

本発明の一実施例を図面により外担受明する。 第1回(4)~(4)は本発明の製造方法を示す工程電所 面図である。通常のMのSFEでのアロセスと変 わらない工程は受別を活路化する。

上記のプロセスでは繰ドープのポリシリコンを 使用する以外は通常のMOSPST<u>プ</u>ロセスと変わらない。

次いで、ソース、ドレイン領域に呉のイオン庁 込みを行う。打込みは80% a V にてドーズ登は、 l ×10⁴³/cm³とする。これによりソース、ドレイ ン環域に a ⁻ 度 5 が形成される。

次いで、上記基板に高圧決較化を加える。約10 気圧の圧力格に基礎を入れ、基礎温度を約900 モ に上昇することによりゲートで種の場ドープ・ポ リシリコン層には厚い酸化酸10が形成される。 一方、ソース、ドレイン対域のベルク・シリコン領域は軽化速度が遅いので深い般化器11が形成される。このような高圧数化の条件では、足ドープ・ポリシリコンの数化器の成品速度はベルク・シリコンの数化速度の4~5倍となる。商圧酸化後の状態を第1層のに示す。

上記の毎年を存方性エッチング、戸ちつエット・エッチングによりパルク・シリコン上の酸化版 11を除去する。このときゲートを経の設定せる鍵 化数16は、数厚が大であるので殆ど残る。

この状態で確全のイオン打込みを行って高過度 の a * 層を意成し、ソース領域 8 、ドレイン領域 9 を思想する。 母素のイオン打込みは120 K a V 、 ドーズ量は [×10¹*/cm*とする。

このときゲートで振り倒装面に残された粒化型 10にマスクされた領域にはp・ 月12が残される。 これを第1回回に示す。

この残されたロ* 暦が動作時の電界強度を頂和 し、ホット・チャリト効果を抑える風流を持つ。 以後の配線質の形成、保護膜の形成等のプロセス

に省略する。

(発明の効果)

以上に選択せるごとく、本発明の製造方法を通用することにより異方性のCIP製液を使用せずに、容易にしりD構造のMOSFETを製作することが可能となった。

4. 図面の意象な単領

第1回(4)~4)は本急明にかかわるLDO組造の MOSPETの製造方法を示す工程運動関因、 第2回(4)~4)は従来の方法によるLDD組造の MOSFETの製造方法を示す工程運動運動、 を示す。

図面において、

1年p型シリコン店板、


2はフィールドは化設、

3 はゲート放化膜、


4 はゲート電板、

5.12は a · 著、 6.7.10.11は数化数、 8 はソース領域、 9 はドレイン領域、 そそれぞれ示す。

代理人 希理士 弁前 生一位数学



五 1 二



F 2 B